根據(jù)摩爾( Moore)定律，半導體芯片中可容納的晶體管數(shù)目，大約每隔18個月便翻一番，性能也將提升一倍。芯片內(nèi)晶體管的特征尺寸每年都在減小，這也導致晶體管的密度不斷增大，這樣一來，芯片內(nèi)部模塊集成度越來越高，測試的復雜度也逐漸升級。在半導體器件生產(chǎn)中，測試成為貫穿于集成電路設計、制造、保證芯片質(zhì)量的重要環(huán)節(jié)，而漏電流是半導體測試極其重要的一項參數(shù)。

半導體器件在生產(chǎn)過程中，需要加入雜質(zhì)離子，這樣一來就難免會產(chǎn)生漏電流。漏電流過大，導致器件測試過程中功耗增加，溫度升高，溫度一升高又加劇內(nèi)部漏電流增大，從而形成惡性循環(huán)，不但增加了電源系統(tǒng)的功耗，產(chǎn)生過多的噪聲干擾，也在一定程度上縮短了半導體器件的使用壽命。

日本進口MOS FET光耦繼電器模塊G3VM-21MT，采用了T型電路結(jié)構，當主電路斷開，子電路閉合時，漏電流可以低至1pA以下，特別適合應用于半導體測試設備中。